vhdl疑问❓w.a.b都是三十二位的输入输出，但是他们要承载的是rw ra rb四位的地址总线的值，定义数据类型的时候是用的std logic vector 分别是三十二位和四位的，这要怎么赋值？