热门

最新

红包

立Flag

投票

同城

发布
weixin_52955333
IC观察者
2 年前
trueweixin_52955333

《芯片设计|FPGA 设计的指导原则（二）》
这种情况下，就应该利用“面积换速度”的思想，至少复制 3 个处理模块，首先将输入数据进行串并转换，然后利用这三个模块并行处理分配的数据，然后将处理结果“并串变换”，就完成数据速率的要求。我们在整个处理模块的两端看，数据速率是 350Mb/s，而在 FPGA 的内部看，每个子模块处理的数据速率是 150Mb/s，其实整个数据的吞吐量的保障是依赖于 3 个子模块并行处理完成的，也就是说占用了更多的芯片面积，实现了高速处理，通过“面积的复制换取处理速度的提高”的思想实现了设计。设计的示意框图如图 1-5 所示。
——来自博客 https://blog.csdn.net/weixin_52955333/article/details/128801298

FPGA基本原则之二：硬件原则(单选)
1 人已经参与 已结束
需要更新相关内容
1人
需要FPGA其他内容
0人
不感兴趣
0人
评论
点赞
  • 复制链接
  • 举报
下一条：
1.void disable_irq(int irq); void disable_irq_nosync(int irq); 2.disable_irq 会禁止给定的中断，而且会等待当前正在执行的中断处理程序完成。disable_irq_nosync （disable_irq函数的非同步版本）会立即返回，这样，使用后者将会更快，但是可能会让你的驱动程序处于竞态下。 3.disable_irq相当于disable_irq_nosync ＋ synchronize_irq，可能忙等待 。synchronize_irq会忙等待irq handler执行完成，如果irq handler是被自己这个中断给中断的，怎么等都不会返回。