为什么看别人写的verilog代码就是一坨？
因为你没想清楚对方的代码实现的微架构！