硬件描述语言Verilog
传统的硬件设计方法：利用Altium designer ,画出原理图和PCB图。
芯片是啥，本质上就是各种逻辑电路的组合：与 或 非 与非 或非 异或 同或
我们用硬件描述语言编写的程序最终要通过综合器生成电路。
程序烧入到FPGA之前必须先进行仿真，也就是我们的设计文件，要经过一个测试文件，最终看输出结果。
为简化程序，我们采取模块设计的思路，设计出不同的模块，从最小的逻辑单元开始例化，Top-down设计思想，最后利用顶层模块调用子模块。.A(A):第一个A是本模块的A，第二个A是下一级要例化的A。
wire线网类型和reg寄存器类型：两者的区别在于在本模块中描述的信号类型都是reg，其他情况下都是wire